PAT-NO:

JP404130735A

DOCUMENT-IDENTIFIER: JP 04130735 A

TITLE:

MANUFACTURE OF THIN-FILM TRANSISTOR

PUBN-DATE:

May 1, 1992

INVENTOR-INFORMATION: NAME FURUTA, MAMORU KAWAMURA, TETSUYA TSUTSU, HIROSHI MIYATA, YUTAKA YOSHIOKA, TATSUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP02253248

APPL-DATE:

September 21, 1990

INT-CL (IPC): H01L021/336, H01L021/225, H01L027/12, H01L027/146, H01L029/40 , H01L029/784

US-CL-CURRENT: 438/FOR.184

ABSTRACT:

PURPOSE: To form both a p-channel transistor and an n-channel transistor as a capacitor depending on the selection of impurities by a method wherein a source-drain electrode which is composed of a metal silicide thin film doped with impurities is used.

CONSTITUTION: For example, a Cr thin film 12 is formed on a light-transmitting substrate 11, and an M0Sixx thin film 13 doped with P (or B) is formed on it. The thin films 13, 12 are etched and removed to be the shape of a source- drain electrode. An undoped amorphous silicon thin film 14a is

formed; and the metal of the source-drain electrode is covered. An energy beam is irradiated; the amorphous silicon thin film 14a is crystallized to form a silicon thin film 14b. At the same time, impurities P contained in the source-drain electrode are taken into a semiconductor thin film and are made electrically active. The crystallized silicon thin film 14b is etched to be an island shape; after that, a gate insulating film 15 is formed; a gate electrode 16 is formed on it; and an n- (or F-) channel thin-film transistor is formed.

COPYRIGHT: (C)1992, JPO& Japio

04/17/2003, EAST Version: 1.03.0002

◎ 公 開 特 許 公 報 (A) 平4-130735

®Int. Cl. ⁵	識別記号	庁内整理番号	@公開	平成 4年(1992) 5月	118
H 01 L 21/336 21/225 27/12 27/146 29/40 29/784	M K A	8518-4M 7514-4M 7738-4M			٠
		9056-4M H 8122-4M 審査請	01 L 29/78 27/14 求 未請求 詞	3 1 1 P C 背求項の数 5 (全・6	頁)

3発明の名称 薄膜トランジスタの製造方法

②特 願 平2-253248

20出 願 平2(1990)9月21日

大阪府門真市大字門真1006番地 松下電器産業株式会社内 守 H 個発 明 者 古 大阪府門真市大字門真1006番地 松下電器產業株式会社內 村 哲 也 明 者 Ж @発 大阪府門真市大字門真1006番地 松下電器産業株式会社内 司 @発 明 筒 大阪府門真市大字門真1006番地 松下電器産業株式会社内 田 豊 @発 明 者 宮 大阪府門真市大字門真1006番地 松下電器產業株式会社内 男 吉 岡 達 明者 @発 大阪府門真市大字門真1006番地 松下電器産業株式会社 勿出 願 人 外2名 19代理人 弁理士 小鍜治

明 福 書

1、発明の名称

薄膜トランジスタの製造方法

2、特許請求の範囲

(2) 透光性基板上に第1の不純物をドーピングし

た、金属、金属シリサイド、準電性金属酸化物 等からなる第1のソース・ドレイン電極を選択 的に形成する工程と、その第1のソース・ドレ イン電極とは別の前記透光性基板上に第2の不 能物をドーピングした、金属、金属シリサイド。 準電性金属酸化物等からなる第2のソース・ド レイン電極を選択的に形成する工程と、前記第 1および第2のソース・ドレイン電極を被覆す るように活性層となる半導体弾膜を形成する工 程と、その半導体容慧に対してエネルギービー ムの照射を行うとともに前記第1および第2の ソース・ドレイン登集中に会まれる第1および 第2の不純物を前記半導体薄膜中の前記第1お よび第2のソース・ドレイン電極相当部にそれ ぞれ拡散させてその半導体弾膜を電気的に活性 化させる工程を、その半導体御膜をパターン形 成する工程を、そのパターン化された半導体部 膜上を含む前記透光性基板上にゲート絶縁膜を 形成する工程と、その絶縁膜上にゲート電極を 形成する工程とを少なくとも有する薄膜トラン

ジスタの製造方法。

- (3) 第1のソース・ドレイン電極を選択的に形成 する工程と第2のソース・ドレイン電極を選択 的に形成する工程との工程順序を入れ換えた調 求項2記載の確膜トランジスタの製造方法。
- (4) 活性層となる半導体薄膜に珪素を含む半導体 薄膜を用いた酵求項1.2または3記載の薄膜 トランジスタの製造方法。
- (5) エネルギービームとしてレーザー光を用いた 請求項1、2、3または4記載の薄膜トランジ スタの製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、液晶表示素子のアクティブマトリックスアレイ、イメージセンサー、三次元集積回路、 半導体メモリー等に利用される環膜トランジスタ の製造方法に関する。

従来の技術

薄膜トランジスタをマトリックス状に集積化した液晶ディスプレイ用アクティブマトリックスア

上記技術に関しては、例えばアイ・イー・イー・イー トランザクション オン エレクトロンデバインス (IEEE Trans.on Electron Devices. Vol.36 No.12 pp.2868-2872 December 1989)を参照できる。

発明が解決しようとする課題

このような従来の薄膜トランジスタの製造方法 では、アンドーブ非晶質シリコン薄膜4aと不純 物をドーピングした非晶質シリコン薄膜3の2種 レイの製造方法を例にとって説明する。

アクティブマトリックスアレイに用いる ランジスタの活性層には300℃前後の比較的低 温で、かつ大面積基板に成膜可能な非晶質シリコン を用いられてきたが、この非晶質シリコン を用いた薄膜トランジスタは移動度が小さい困難 に駆動回路を同一基板上へ作成することが困難で ある。そく駆動回路を同一基板上に作成可能で ある。そく駆動回路を同一基板上に作成可能を が大きく 取動回路を同一路板 が大きく 取動回路を同一路板 のため近年非晶質シリコンに比べを が大きく 取動回路を同一路板 のため近年非晶質シリコンに比べる が大きく のため近年に用いた薄膜トランジスタの 研究が活発に行われている。

第3図(a)に示すようにガラス基板等の透光性基板 1 上にCェ環膜等の金属障腰 2 を形成し、金属 御腰 2 上に爛 (P) をドーピングした非晶質シリコン薄膜 3 を形成する。第3 図(な)に示すように P をドーピングした非晶質シリコン薄膜 3 および金属御腰 2 をフォトリソグラフィー技術を用いてソ

類の薄膜を個別に作成する必要がある。

本発明は上記課題を解決するもので、作成プロセスが簡単で、同一基板にもC-MOS構造が容易に作成できる課題トランジスタの製造方法を提供することを目的としている。

課題を解決するための手段

作用

本発明は上記した構成により、スパッタリング 法等の同一装置で連続して、Cr即股等の金属頂 膜と不純物をドーピングした金属シリサイド御膜 等とを形成することができ、半導体溶膜に対して

薄膜 1 2 上に燐(P)をドーピングしたMoSix x 薄膜(以下MoSix:Pと略す)13を形成 する。Cェ海膜12およびMoSix:P薄膜 13はスパッタリング法によって同一装置により 連続形成している。ついで第1図四に示すように ソース・ドレイン電極の形状にMoSix:P部 膜13およびCェ薄膜12をエッチング除去する。 第1図(C)に示すようにソース・ドレイン電極の金 属を被理するように従来例と同じようにアンドー プ非晶質シリコン薄膜 l 4 a を形成する。非晶質 シリコン障膜14aの形成には従来例同様プラズ マ気相成長法(PECVD法)を用いている。つ いで第1図似に示すように非晶質シリコン薄膜 14aに対してエネルギービームの照射を行う。 第1図中ではエネルギーピームとしてXeCLェ キシマレーザー(被長308nm)を用いており、 エネルギービームの服射により非晶質シリコン薄 膜14aが結晶化してシリコン薄膜14bとなる と同時にソース・ドレイン電極中に含まれていた 不能物(P)が半導体領膜中に取り込まれ電気的に

エネルギービームの照射を行うことにより半導体 薄膜が結晶化されると同時に金属シリサイド薄膜 等からなるソース・ドレイン電極中に含まれる不 能物が半導体薄膜中へ拡散し電気的に活性化する ことにより不能物ドーピング領域が形成される。

さらに同一選光性基板上に活性層である半導体 薄膜に対してドナーおよびアクセプタとなる不能 物を各々に合む、金属、金属シリサイドまたは導 電性金属酸化物からなる2種類のソース・ドレイ ン電極を選択的に形成しておけば同一選光性基板 上に n.チャネルおよび p.チャネルの薄膜トランジ スタを容易に作成することが可能となる。

宴集例

以下、本発明の一実施例について第1図および 第2図を参照しなから説明する。

第1図は本発明の第1の実施例の確膜トランジ スタの製造方法を示す工程図である。

まず第1図(A)に示すように、ガラス基板等の透 光性基板11上にCェ漆膜等の金属漆膜12を形成する。ここまでは従来例と同様で、つぎにCェ

活性化する。第1図(e)に示すように結晶化したシリコン pp 膜 1 4 b を島状にエッチングした後、SiNx膜等からなるゲート絶縁膜 1 5 を従来例同様 P E C V D 法により形成し、さらに第1図(f)に示すように従来例同様ゲート電極 1 6 を形成して御膜トランジスタが完成する。

このような環膜トランジスタの製造方法では、不能物(P)を含んだ非晶質シリコン薄膜3を従来例のようにPBCVD法で形成する必要がなくMoSix:Pをスパッタ法によりCrとともに連続して堆積できるので作成プロセスが簡略化され、スループットの増大が図られ、コストが低減した。

なお第1図の n チャネル薄膜トランジスタを作成するために金属電極としてPをドーピングした
MoSix薄膜を用いたが、ソース・ドレイン電極として例えばホウ素(B)をドーピングした
MoSix薄膜を用いることにより p チャネル薄膜トランジスタが実現できる。

本実施例では不能物を含むソース・ドレイン電

極としてMoSix薄限13すなわち金属シリサイドを用いた場合を示したが、金属または導電性金属酸化物でもよい。

第2図は本発明の第2の実施例の薄膜トランジ スタの製査方法の工程図である。

第2図(a)に示すようにガラス基版等の透光性整数 2 3 a を形成する。第2図(b)に示すよいに新りのように第1のソース・ドレイン電極23aの形状にMoSixリのス・ドレイン電極23aの形状に MoSix を W Sixリの C W Sixリの

品質シリコン課膜24aの形成にはプラズマ気相 成長法 (PECVD法) を用いている。 ついで第 2図(e)に示すように非晶質シリコン薄膜24aに 対してエネルギービームの照射を行う。第2図(e) でも第1図400と同様にエネルギーピームとして ХеСіエキシマレーザー (被長308nm) を 用いており、エネルギーピームの照射により非晶 世シリコン輝度 2 4 a が結晶化してシリコン輝膜 2 4 b となり、同時に第1および第2のソース・ ドレイン電極中に含まれていた不純物(Pおよび B) がシリコン課題 2.4 b 中に取り込まれ電気的 に活性化する。第2図(f)に示すように結晶化した シリコン海膜24bを島状にエッチングした後、 SiNェ膜等からなるゲート絶縁膜25を PECVD 法により形成し、第2図(f)に示すよう にゲート電極26を形成し、弾膜トランジスタが

本発明の製造方法を用いて薄膜トランジスタを 作成したところ、 n チャネルおよび p チャネルの 薄膜トランジスタを同一基板上に容易に作成でき、

製造工程の簡略化を図ることが可能となった。

なお第2図に記載の課膜トランジスタの製造方 法において、第1のソース・ドレイン電極 (MoSix:P課膜23a)と第2のソース・

ドレイン電極(WSix:B薄膜23b)の形成 順序を逆にしても第2図のものと同様の効果を得 ることが可能である。従って第1および第2のソ ース・ドレイン電極材料のエッチング特性等によ り電極の形成順序を選択でき、作成プロセスの自 由度が増加する。

なお本実施例では不能物を導入した電極の作成 に一般的なスパッタリング法を用いたが、他の方 法を用いても可能であり、例えば多元スパッタ法 や気相成長法あるいはイオン注入等を用いても同 様の効果が得られる。さらに活性層にシリコン半 導体を用いる場合には、不能物を導入する電極材 料としては硅化物(シリサイド)あるいはエネル ギービームの煎射で硅化物(シリサイド)を形成 するような金属が望ましい。

発明の効果

以上の実施例から明らかなように本発明には で、ないので、ドレイン電標を用いていた。 で、で、で、アングリーにより作成はが不平で、で、では、アルカーでは、アングリーにより作成はができません。 ので、で、で、アングリーには、アングリーには、アングリーには、アーニングのでは、アース・ドレインをでは、アースでは、アースでは、アースを使用では、アースを使用できる。

4、図面の簡単な説明

第1図(a)~(f) は本発明の第1の実施例の確膜トランジスタの製造方法を示す工程所面図、第2図(a)~(g) は本発明の第2の実施例の確膜トランジスタの製造方法を示す工程所面図、第3図(a)~(f) は従来の確膜トランジスタの製造方法を示す工程所面図である。

1 i ……透光性基板、13 …… P F ー T
M o S i x 薄膜 (不能物をドーピングした、金属。金属シリサイド、導電性金属酸化物等からなるソース・ドレイン電極)、14 a ……アンドープ非晶質シリコン薄膜 (半導体薄膜)、14 b ……シリコン薄膜 (半導体薄膜)、15 ……ゲート絶縁膜、6 ……ゲート電極。

代理人の氏名 弁理士 小鍜治 明 ほか2名





